PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-208530

(43) Date of publication of application: 28.07.2000

(51)Int.CL

H01L 21/331

H01L 29/73

H01L 29/205

(21)Application number : 11-006074

(71)Applicant : NEC CORP

(22)Date of filing:

13.01.1999


(72)Inventor: AZUMA KOJI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance heat radiation and uniformize grounding inductance and emitter wiring resistance in a bipolar transistor.

SOLUTION: This bipolar transistor comprises a circular emitter electrode 11, an annular base electrode 12 formed in a layer lower than the emitter electrode 11 surrounding the emitter electrode 11, and a collector electrode 13 formed in a lower layer than the base electrode 12 surrounding the base electrode 12. The emitter electrode 11 is constituted circular form, and the base electrode 12 and collector electrode 13 are disposed surrounding it. Therefore, a heat focus on the emitter electrode 11 can be restricted, and in its turn, heat radiation of a transistor can be enhanced.



(19)日本図特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-208530 (P2000-208530A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.CL?

識別記号

FI

テーマコート*(参考)

HO1L 21/331

29/73 29/205 HO1L 29/72

5 F 0 O 3

29/205

審查辦求 有 請求項の数9 OL (全 8 頁)

(21)出醫番号

(22)出觸日

特顯平11-6074

(71)出額人 000004237

日本電気株式会社

平成11年1月13日(1999.1.13)

東京都港区芝五丁目7番1号 (72)発明者 東 晃司

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096105

弁理士 天賢 広

Fターム(参考) 5F003 AP08 BE02 BF06 BH01 BH16


BH18 BJ18 BJ99 BM02

(54) [発明の名称] 半導体装置

(57) 【要約】

【課題】 バイポーラトランジスタにおいて、放熱性を向 上させるとともに、接地インダクタンス及びエミッタ配 線抵抗を均一化させる。

【解決手段】バイボーラトランジスタを、円形のエミッ 夕電極11と、エミック電極11の周囲において、エミ ッタ電極11よりも下層に形成された環状のベース電極 12と、ベース電極12の周囲において、ベース電極1 2よりも下層に形成されたコレクタ電極13と、から構 成する。エミッタ電極11が円形に構成され、ベース電 極12及びコレクタ電極13はその周囲に配置されてい るので、エミッタ電極11への熱集中を抑制することが でき、ひいては、トランジスタの放熱性を向上させるこ とができる。



11:エミッタ電路

12:ペース強級 13:コレクタが級

(3a:切り欠き

14:ペース階橋バッド

15:コレクタ斑桜パッド

16: 終縁領域

17:2336

18:パイプホール

ţ

【特許請求の範囲】

【請求項1】 化合物半導体のヘテロ接合を用いたバイ ポーラトランジスタであって、

円形のエミッタ電極と、

前記エミッタ電極の周囲において、前記エミッタ電極よ りも下層に形成された環状のベース電極と、

前記ベース電極の周囲において、前記ベース電極よりも 下層に形成されたコレクタ電極と、

からなるバイボーラトランジスタ。

【請求項2】 前記エミッタ電極の下方にはバイアホー 10 の半導体装置。 ルが形成されており、前記エミッタ電極は前記パイアホ ールを介して接地されるものであることを特徴とする請 求項1に記載のバイポーラトランジスタ。

【請求項3】 前記エミッタ電極の下方において形成さ れ、前記エミッタ電極の外径よりも小さい外径を有する 円筒状の注入絶縁領域と、

前記注入絶縁領域の内部に設けられた伝熱性領域と、を 備え、

前記バイアホールは前記伝熱性領域に設けられているこ とを特徴とする請求項2に記載のバイポーラトランジス 20 るため、効率的に動作し得る半導体装置が望まれてい

【請求項4】 前記化合物半導体はGaAs半導体であ ることを特徴とする請求項1乃至3の何れか一項に記載 のバイポーラトランジスタ。

【請求項5】 単一の半導体基板上に形成され、化合物 半導体のヘテロ接合を用いたN(Nは2以上の正の整 数)個のバイポーラトランジスタと、

前記パイポーラトランジスタのうち、第一段目のパイポ ーラトランジスタに接続されている入力整合バイアス回 路と、

各バイポーラトランジスタの間に接続された段間整合バ イアス回路と、

前記パイポーラトランジスタのうち、最終段のバイポー ラトランジスタに接続されている出力整合パイアス回路 と、を備え、

前記バイポーラトランジスタの各々は、

円形のエミッタ電極と、

前記エミック電極の周囲において、前記エミッタ電極よ りも下層に形成された環状のベース電極と、

前記ベース電極の周囲において、前記ベース電極よりも 40 下層に形成されたコレクタ電極と、

からなるものである半導体装置。

【請求項6】 前記エミッタ電極の面積がそれぞれ異な るものであることを特徴とする請求項5に記載の半導体 装置。

【請求項7】 前記エミッタ電極の下方にはバイアホー ルが形成されており、前記エミック電極は前記バイアホ ールを介して接地されるものであることを特徴とする請 求項5又は6に記載の半導体装置。

【請求項8】 前記バイポーラトランジスタの各々は、 50 ッド55ひいてはエミッタ電極54はバイアホール56

前記エミッタ電極の下方において形成され、前記エミッ 夕電極の外径よりも小さい外径を有する円筒状の注入絶 縁領域と、

前記注入絶縁領域の内部に設けられた伝熱性領域と、を

前記バイアホールは前記伝熱性領域に設けられているこ とを特徴とする請求項7に記載の半導体装置。

【請求項9】 前記化合物半導体はGaAs半導体であ ることを特徴とする請求項5乃至8の何れか一項に記載

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はバイボーラトランジ スタに関する。

[0002]

【従来の技術】通信機器の発達とともに高周波高出力用 半導体装置の重要が増加している。特に、自動車電話や 携帯電話などの情報端末携帯機器においては、電池を用 いて、高出力を要する動作や長時間通話を行う必要があ る。すなわち、内部の電力損失を低減し、印加される直 流電力を効率的に高周波電力に変換することができる半 導体装置が望まれている。

【0003】このような要求を満たす半導体装置とし て、その優れた高周波特性と高電流駆動能力とから、化 合物半導体のヘテロ接合を利用したバイボーラトランジ スタ(以下、「HBT」と呼ぶ)が、近年、注目を集め ている。

【0004】HBTを用いた半導体装置の一例を図5に 30 示す。

【0005】この半導体装置においては、GaAs基板 上に、ベース電極50が二列にわたってそれぞれ並列に 配置されており、各ベース電極50の一端はベース電極 パッド51に接続されている。すなわち、各ペース電極 50は、ベース電極パッド51の両側において櫛歯状に 形成されている。図5に示した半導体装置は各列におい て15本ずつのベース電極50が配置されている。

【0006】ベース電極の外側には複数のコレクタ電極 52が配置されている。各コレクタ電極52は櫛歯状に コレクタ電極バッド53に取り付けられており、ベース 電極50とコレクタ電極52とは相互に対向するように 配置されている。すなわち、ベース電極50とコレクタ 電極52とは二つの櫛の歯を噛み合わせるようにして配 置されている。

【0007】各ベース電極50及び各コレクタ電極の上 方にはストリップ状のエミッタ電極54が延びており、 エミッタ電極54はその両端においてエミッタ電極パッ ド55に接続されている。 エミッタ電極パッド55に はパイアホール56が形成されており、エミッタ電極パ

10

を介して接地されている。

【0008】このように、エミッタ電極パッド55は接 地用端子として用いられ、さらに、ベース電極パッド5 1は入力用端子。コレクタ電極バッド53は出力用端子 として用いられる。

【0009】ベース電極50の各々、コレクタ電極52 の各々及びエミッタ電極54が一つのHBTを構成して いる。すなわち、図5に示した半導体装置においては、 半導体基板上に複数のHBTが並列に配置され、高出力 化が図られている。

【0010】なお、HBT上には保護膜(図示せず)が 形成されており、この保護膜上にエミッタ配線(図示せ ず)が配置されている。エミッタ配線は各HBTのエミ ッタ電極54にスルーホールを介して接続されている。

[0011]

【発明が解決しようとする課題】しかしながら、図5に 示した半導体装置は以下のような問題点を有していた。 【0012】第一の問題点は放熱性が悪いという点であ

【0013】図5に示した半導体装置においては、ベー 20 ス電極パッド51及びコレクタ電極パッド53を介して 電源から供給された直流電流の一部、あるいは、信号と しての高周波電力の一部が電力損失として熱に変換され る。このとき、相互に隣接する各HBTの熱的干渉によ り、HBTの各列において中央に位置するHBTの温度 上昇がその周辺のHBTよりも大きくなる。

【0014】また、各列の中央のHBTの温度上昇に伴 って、それらのHBTにはコレクタ電流が集中するよう になり、各列の中央のHBTの温度上昇が一層促進され

【0015】このように、各HBTにおいて発生した熱 は各HBTの下方のGaAs基板を介して放熱される が、GaAsは熱伝導率が低いため、一旦発生した熱の 大部分は各HBTにおいて保持されたままの状態になっ ている。この場合、上述のように、特に、各列の中央に 位置しているHBTの温度はその周辺のHBTよりも高 くなっている。

【OO16】この結果、各HBTは均一な動作を行うこ とができなくなり、結果的に、利得の低下や電力効率の 低下を招いている。

【0017】第二の問題点は、接地インダクタンスが不 均等であるという点である。

【0018】図5から明らかであるように、各日BTか らエミッタ電極パッド55までの距離は異なっている。 すなわち、各列の中央に位置しているHBTからエミッ タ電極パッド55までの距離が最も長く、各列の端部に 位置しているHBTからエミッタ電極バッド55までの 距離が最も短い。

【0019】このため、各HBTについての接地インダ

中央に近く位置しているHBTほど接地インダクタンス は大きい。

【0020】このように、接地インダクタンスが不均一 であると、各HBTの動作性能に差を生じ、各HBTに 均一な動作を行わせることができなくなる。

【0021】第三の問題点は、エミッタ配線抵抗が不均 一であるという点である。

【0022】この第三の問題点の理由は、上述の第二の 問題点に対する理由と同様である。

【0023】本発明、以上のような従来の半導体装置に おける問題点に鑑みてなされたものであり、放熱性を向 上させるとともに、接地インダクタンス及びエミッタ配 線抵抗を均一化することができる半導体装置を提供する ことを目的とする。

[0024]

【課題を解決するための手段】この目的を達成するた め、請求項1は、化合物半導体のヘテロ接合を用いたバ イボーラトランジスタであって、円形のエミッタ電極 と、エミッタ電極の周囲において、エミッタ電極よりも 下層に形成された環状のベース電極と、ベース電極の周 囲において、ベース電極よりも下層に形成されたコレク タ電極と、からなるバイポーラトランジスタを提供す 3.

【0025】本請求項に係るバイボーラトランジスタに おいては、エミッタ電極は円形に形成されている。この ため、エミッタ電極において発生した熱はエミッタ電極 に集中することなく、周囲に均等に拡散される。このた め、エミッタ電極における放熱性が向上する。

【0026】さらに、ベース電極及びコレクタ電極はエ ミック電極と同心に環状に形成されているため、エミッ タ電極の任意の直径上において、エミッタ電極とベース 電極との間の距離は一定であり、同様に、エミッタ電極 とコレクタ電極との間の距離も一定である。このため、 エミッタ電極において発生した熱に対する伝熱抵抗は何 れの方向においても一定であるので、エミッタ電極にお いて発生した熱は容易に周囲に拡散する。すなわち、放 熱性が向上する。また、同様の理由により、各HBTの 接地インダクタンスの均一化及びエミッタ配線抵抗の均 一化を図ることができる。

40 【0027】請求項2に記載されているように、エミッ 夕電極の下方にはバイアホールが形成されており、エミ ッタ電極はバイアホールを介して接地されるように構成 することもできる。これにより、エミッタ電極の接地イ ンダクタンスを低減させることができる。

【0028】これにより、本バイポーラトランジスタに おいては、実装されると同時に、エミッタ電極がバイア ホールを介して接地される。

【0029】請求項3は、エミッタ電極の下方において 形成され、エミッタ電極の外径よりも小さい外径を有す クタンスは全てのHBTにおいて均一ではなく、各列の 50 る円筒状の注入絶縁領域と、注入絶縁領域の内部に設け

られた伝熱性領域と、をさらに備え、バイアホールは伝 熱性領域に設けられていることを特徴とするバイポーラ トランジスタを提供する。

【0030】本バイボーラトランジスタが動作すると、 ベース電極とコレクタ電極との界面付近において熱が発 生する。この熱は、絶縁領域と伝熱性領域とを介して放 散される。このため、本バイボーラトランジスタの放熱 性を向上させることができる。

【0031】なお、伝熱性領域は、例えば、金などの熱 伝導率が大きい金属を用いて形成される(GaAsの熱 10 伝導率が47W/m・Kであるのに対して、金の熱伝導 率は319W/m・Kである)。

【0032】請求項4に記載されているように、化合物 半導体として、例えば、GaAs半導体を選択すること ができる。

【0033】請求項5は、単一の半導体基板上に形成さ れ、化合物半導体のヘテロ接合を用いたN (Nは2以上 の正の整数)個のバイボーラトランジスタと、バイボー ラトランジスタのうち、第一段目のバイポーラトランジ スタに接続されている入力整合パイアス回路と、各パイ 20 ボーラトランジスタの間に接続された段間整合バイアス 囲路と、バイポーラトランジスタのうち、最終段のバイ ポーラトランジスタに接続されている出力整合バイアス 国路と、を備え、バイポーラトランジスタの各々は、円 形のエミッタ電極と、エミッタ電極の周囲において、エ ミッタ電極よりも下層に形成された環状のベース電極 と、ベース電極の周囲において、ベース電極よりも下層 に形成されたコレクタ電極と、からなるものである半導 体装置を提供する。 本請求項に係る半導体装置は上述 のバイボーラトランジスタを同一半導体基板上に形成 し、例えば、多段増幅器を提供するものである。本半導 体装置を構成する各バイポーラトランジスタは請求項 1 に係るパイポーラトランジスタと同一の構造を有してい るため、本請求項に係る半導体装置も請求項1と同様の 効果を有する。

【0034】請求項6に記載されているように、各エミ ッタ電極のエミッタ領域の面積がそれぞれ異なるものと することが好ましい。

【0035】これにより、例えば、図5に示した従来の 半導体装置に即して言えば、HBTの個数を増減させる 40 のと同じ効果を奏する。

【0036】請求項7に記載されているように、本半導 体装置においては、エミッタ電極の下方にはバイアホー ルが形成されており、エミッタ電極はバイアホールを介 して接地されるものとすることができる。

【0037】請求項8に記載されているように、本半導 体装置は、バイボーラトランジスタの各々は、エミッタ 電極の下方において形成され、エミッタ電極の外径より も小さい外径を有する円筒状の注入絶縁領域と、注入絶 縁領域の内部に設けられた伝熱性領域と、を備え、バイ 50 ベース電極12の厚さ:3 μm

アホールは伝熱性領域に設けるようにすることもでき **5**.

【0038】また、請求項9に記載されているように、 本半導体装置においては、化合物半導体としてはG a A s 半導体を用いることができる。

[0039]

【発明の実施の形態】図1は、本発明の一実施形態に係 るバイポーラトランジスタの上面図であり、図2は、図 1のA-A線における断面の斜視図である。

【0040】図1に示すように、本実施形態に係るバイ ボーラトランジスタは化合物半導体のヘテロ接合を用い たパイポーラトランジスタであって、GaAs基板10 (図2参照) 上に形成された円形のエミッタ電極11 と、エミッタ電極11の周囲において、エミッタ電極1 1と同心に形成された環状のベース電極12と、ベース 電極12の周囲において、エミッタ電極11と同心に形 成された環状のコレクタ電極13と、からなっている。 【0041】コレクタ電極13の一部には切り欠き13 aが形成されており、この切り欠き13aを介してベー ス電極12はベース電極パッド14と接続されている。 また、ベース電極パッド14とは反対側の位置におい て、コレクタ電極13はコレクタ電極パッド15と接続 されている。

【0042】さらに、図2に示すように、ベース電極1 2は、エミッタ電極11を形成している層よりも下方に 位置する層として形成されている。すなわち、ベース電 極12の上面はエミッタ電極11の底面と同一の高さに ある。

【0043】 同様に、コレクタ電極13は、ベース電極 12を形成している層よりも下方に位置する層として形 成されている。すなわち、コレクタ電極13の上面はベ ース電極12の底面と同一の高さにある。

【0044】従って、は、エミッタ電極11、ベース電 極12及びコレクタ電極13を形成する領域において段 差をなして形成されている。

【0045】さらに、図2に示すように、エミッタ電極 11の下方において、GaAs基板10にはエミッタ電 極11の外径よりも小さい外径を有する円筒状の絶縁領 域16がエミッタ電極11と同心に形成されている。

【0046】また、絶縁領域16の内面及びGaAs基 板10の底面に沿って伝熱性領域としての金属層17が 形成されており、絶縁領域16の内部において金属層1 7にはエミッタ電極11と同心にバイアホール18が形 成されている。本実施形態においては、金属層17は金 からなる。

【0047】なお、一例として各部分の寸法を以下に示 1

[0048]

エミッタ電極11の厚さ:3μm

コレクタ電極13の厚さ: 3μm エミッタ電極11の外径:64 u m

絶縁領域16の深さ:40 μm 絶縁領域16の内径:40um 絶縁領域16の外径:50 μm 絶縁領域 16の厚さ: 5 μ m 金属層17の厚さ:15 μm

バイアホール18の内径:20μm

本実施形態に係るバイボーラトランジスタにおいては、 エミッタ電極11は円形に形成されているため、エミッ 10 タ電極11において発生した熱はエミッタ電極11に集 中することなく、周囲の方向に均等に拡散される。この ため、エミッタ電極11における放熱性が向上する。

【0049】さらに、ベース電極12及びコレクタ電極 13はエミッタ電極11と同心に環状に形成されている ため、エミッタ電極11の任意の直径上において、エミ ッタ電極11とベース電極12との間の距離は一定であ り、同様に、エミッタ電極11とコレクタ電極13との 間の距離も一定である。このため、エミッタ電極11に おいて発生した熱に対する伝熱抵抗は何れの方向におい 20 ても一定であるので、エミッタ電極11において発生し た熱は容易に周囲に拡散する。従って、エミッタ電極1 1ひいては本バイポーラトランジスタの放熟性を向上さ せることができる。

【0050】また、エミッタ電極11とベース電極12 及びコレクタ電極13との間の距離が一定であることか ら、エミッタ電極11の接地インダクタンスの均一化及 びエミッタ配線抵抗の均一化を図ることができる。

【0051】本実施形態に係るバイボーラトランジスタ は、実装されると同時に、エミッタ電極がバイアホール 30 18を介して接地されるようになっている。このため、 エミッタ電極11の接地インダクタンスを低減させるこ とができる。

【0052】また、本実施形態に係るバイボーラトラン ジスタが動作すると、ベース電極1とコレクタ電極13 との界面付近において熱が発生する。この熱は、絶縁領 域16と金属層17とを介して放散される。特に、本実 施形態においては、金属層17は熱伝導率が大きい金か ちなるものであるため、本バイポーラトランジスタの放 熱性を向上させることができる。

【0053】以下、具体的な数字を挙げて、図1及び図 2に示した本実施形態に係るバイボーラトランジスタと 図5に示した従来のバイボーラトランジスタとを比較す 3.

【0054】図2に示すように、本実施形態に係るバイ ボーラトランジスタにおいて、絶縁領域16の外周面と エミッタ電極11の外周との間の水平距離をWとする。 このWの値が実質的なエミッタ領域の幅に対応する。

【0055】図5に示した従来のバイポーラトランジス

mであり、ベース電極50の個数は30である。ベース 電極50と上下に重なり合っているエミッタ電極54の 面積はベース電極50の総面積と等しいとすると、エミ ッタ電極54の総面積と本実施形態におけるエミッタ電 極11とが等しい場合におけるWの値は6.70cmで

【0056】すなわち、図5に示した従来のバイポーラ トランジスタにおけるエミッタ電極 5 4 の幅は 2 0 μ m であるのに対して、本実施形態においてはエミッタ電極 11における実質的なエミッタ領域の幅Wは6.70 μ mである。

【0057】このように、本実施形態に係るバイポーラ トランジスタはトランジスタの全体のサイズを小さくす るという効果も併せ持っている。

【0058】なお、エミッタ幅Wを変えることによっ て、図5に示した従来のパイポーラトランジスタにおい てHBT素子の個数を増減させることと同様の効果を得 ることができる。

【0059】次いで、熱抵抗に関して、本実施形態に係 るバイポーラトランジスタと図5に示した従来のパイポ ーラトランジスタとを比較する。

【0060】図5に示した従来のバイボーラトランジス タにおけるエミッタ電極 5 4 の総面積が本実施形態にお けるバイポーラトランジスタのエミッタ電極11の総面 積が等しいとすると、従来のバイポーラトランジスタに おける熱抵抗は659、7℃/Wとなる。これに対し て、本実施形態に係るバイボーラトランジスタの熱抵抗 は380.9℃/Wである。

【0061】このように、本実施形態に係るバイボーラ トランジスタによれば、従来のバイポーラトランジスタ と比べて、熱抵抗を約42.3%低減することができ

【0062】次いで、エミッタ接地インダクタンスに関 して、本実施形態に係るパイポーラトランジスタと図5 に示した従来のパイポーラトランジスタとを比較する。

【0063】図5に示した従来のバイポーラトランジス タにおけるエミッタ電極54の総面積が本実施形態にお けるバイポーラトランジスタのエミッタ電極11の総面 積が等しいとすると、エミッタ電極パッド55とそれに 40 最も近いHBT素子との間の距離は15 µm、エミッタ 電極パッド55と各列の中央に位置するHBT案子との 間の距離は135μm、エミッタ電極パッド55のグラ ウンド間の距離は55μmである。

【0064】これに対して、本実施形態に係るバイボー ラトランジスタにおけるエミッタ配線距離は55μmで あり、トランジスタ素子の位置による差はない。

【0065】インダクタンスは配線距離に比例すること から、本実施形態に係るバイボーラトランジスタにおい ては、図5に示した従来のパイポーラトランジスタと比 夕において、各ベース電極50の寸法は2μm×20μ 50 較して、エミッタ接地インダクタンスが最大70%低減

する。

【0066】また、トランジスタ素子の位置による距離 の差がないので、エミッタ接地インダクタンスが均等に なるという効果をも奏する。

9

【0067】次いで、エミッタ配線抵抗に関して、本実 施形態に係るバイボーラトランジスタと図5に示した従 来のバイボーラトランジスタとを比較する。

【0068】図5に示した従来のバイポーラトランジス タにおけるエミッタ電極54の総面積が本実施形態にお けるバイポーラトランジスタのエミッタ電極11の総面 10 制することができ、ひいては、放熱性を向上させること 稿が等しいとすると、エミッタ電極パッド55とそれに 最も近いHBT奏子との間のエミッタ配線抵抗は6.2 mQ、エミッタ電極パッド55と各列の中央に位置する HBT素子との間のエミッタ配線抵抗は53.6mQ、 エミッタ電極パッド55のグラウンド間のエミッタ配線 抵抗は1.5mΩである。

【0069】これに対して、本実施形態に係るバイポー ラトランジスタにおけるエミッタ配線抵抗は1.5mΩ であり、トランジスタ素子の位置による差異はない。

【0070】このように、本実施形態に係るバイボーラ 20 トランジスタにおいては、図5に示した従来のバイポー ラトランジスタと比較して、エミッタ配線抵抗が最大9 7%低減する。

【0071】図3及び図4に本発明の一実施形態に係る 半導体装置を示す。図3はそのブロック図であり、図4 はその等価回路である。本実施形態に係る半導体装置は 上述の実施形態に係るバイポーラトランジスタを複数個 用いて多段増幅回路を形成したものである。

【0072】本実施形態に係る半導体装置は、図3及び 図4に示すように、単一の半導体基板上に形成されたN 30 (Nは2以上の正の整数) 個のバイポーラトランジスタ 21、22と、第一段目のバイポーラトランジスタ21 に接続されている入力整合バイアス回路23と、各バイ ポーラトランジスタ21、22の間に接続された段間整 合パイアス回路24と、最終段のパイポーラトランジス タ22に接続されている出力整合バイアス回路25と、 を備えている。

【0073】なお、図3及び図4においては、2個のバ イボーラトランジスタ21、22のみ示してあり、説明 の便宜上、バイボーラトランジスタ22を最終段のバイ 40 ボーラトランジスタと仮定する。

【0074】本実施形態に係る半導体装置を構成する2 個のバイポーラトランジスタ21、22は図1及び図2 に示したバイポーラトランジスタと同一の構造を有する ものである。ただし、第一段目のバイボーラトランジス タ21と最終段のバイポーラトランジスタ22とでは、 エミッタ電極の面積が相互に異なっている。 洞様に、3 個以上のバイポーラトランジスタを用いて本実施形態に 係る半導体装置を構成する場合にも、各バイボーラトラ ンジスタのエミッタ面積は相互に異なるように設定す **3**.

【0075】このように、図1及び図2に示したパイポ ーラトランジスタを多段に接続することにより、多段増 幅器を構成することができる。

[0076]

【発明の効果】以上のように、本発明に係るバイボーラ トランジスタ及び半導体装置によれば、エミッタ電極が 円形に構成され、ベース電極及びコレクタ電極はその周 囲に配置されているので、エミッタ電極への熱集中を抑 ができる。

【0077】また、エミッタ電極とベース電極との間の 距離及びエミッタ電極とコレクタ電極との間の距離はエ ミッタ電極の全ての直径方向において等しいため、接地 インダクタンスの均等化を図ることができる。

【0078】また、バイアホールを介してエミッタ電極 を接地させることにより、接地インダクタンスの低減及 びエミッタ配線抵抗の低減を図ることができる。

【図面の簡単な説明】

【図1】図1は本発明の一実施形態に係るバイボーラト ランジスタの上面図である。

【図2】図2は図1のAーA線における断面の斜視図で ある。

【図3】図3は本発明の一実施形態に係る半導体装置の ブロック図である。


【図4】図4は図3に示した半導体装置の等価回路図で ある。


【図 5】図 5 は従来のバイボーラトランジスタの上面図 である。

【符号の説明】

- 10 GaAs基板
- 11 エミッタ電極
- 12 ベース電極
- 13 コレクタ電極
- 14 ベース電極パッド
- 15 コレクタ電極パッド
- 16 絶縁領域
- 17 金篾屬
- 18 バイアホール
- 21 バイポーラトランジスタ
 - 22 バイボーラトランジスタ
 - 2.3 入力整合バイアス回路
 - 2.4 段間整合バイアス回路
 - 25 出力整合パイアス回路
 - 50 ベース電極
 - 51 ベース電極バッド
 - 52 コレクタ電極
 - 53 コレクタ電極バッド
 - 5.4 エミッタ電極
- 50 55 エミッタ電極バッド

56 バイアホール





11:エミッタ電板 12:ペース電極 13:コレクタ増極 15:コレクタ電極バッド 1.5: 遊妹領域

17:金網網 13a:切り欠き 18:パイアホール

14:ベース電極バッド

10:CaAs基板 16: 絶縁領域 11:エミッタ潜機 17:金越鄉

12:ベース電板 18:パイアホール 13:コレクタ電機


[图3] 24 機関繁告ハイアス国路

25

田力教会パイアス国路

又は


股間整合パイアス回路



人力教育


パイアス回路

in



21、22:パイポーラトランジスタ





5 0 : ペース電探 5 1 : ペース電探バッド 5 2 : コレクタ専将 5 3 : コレクタ単終バッド

54:エミッタ敬機 55:エミッタ電極パッド 56:パイアホール